單擊View Topology按鈕進(jìn)入SigXplorer拓?fù)渚庉嫮h(huán)境，可以按前面161節(jié)反射 中的實(shí)驗(yàn)所學(xué)習(xí)的操作去編輯拓?fù)溥M(jìn)行分析。也可以單擊Waveforms..按鈕去直接進(jìn)行反射和 串?dāng)_的布線后仿真。

在提取出來的拓?fù)渲?，設(shè)置Controller的輸出激勵(lì)為Pulse,然后在菜單Analyze- Preferences..界面中設(shè)置Pulse頻率等參數(shù)，

單擊OK按鈕退出參數(shù)設(shè)置窗口，單擊工具欄中的Signal Simulate進(jìn)行仿真分析，

在波形顯示界面里，只打開器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看, 可以看到，差分時(shí)鐘波形邊沿正常，有一些反射。

原始設(shè)計(jì)沒有接終端的電阻端接。在電路拓?fù)渲袑⒔K端匹配的上拉電阻電容等電路 刪除，再次仿真，只打開器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看，可以看到， 時(shí)鐘信號完全不能工作。 DDR3一致性測試是否適用于特定應(yīng)用程序和軟件環(huán)境？USB測試DDR3測試修理

所示的窗口有Pin Mapping和Bus Definition兩個(gè)選項(xiàng)卡，Pin Mapping跟IBIS 規(guī)范定義的Pin Mapping 一樣，它指定了每個(gè)管腳對應(yīng)的Pullup> Pulldown、GND Clamp和 Power Clamp的對應(yīng)關(guān)系；Bus Definition用來定義總線Bus和相關(guān)的時(shí)鐘參考信號。對于包 含多個(gè)Component的IBIS模型，可以通過右上角Component T拉列表進(jìn)行選擇。另外，如果 提供芯片每條I/O 口和電源地網(wǎng)絡(luò)的分布參數(shù)模型，則可以勾選Explicit IO Power and Ground Terminals選項(xiàng)，將每條I/O 口和其對應(yīng)的電源地網(wǎng)絡(luò)對應(yīng)起來，以更好地仿真SSN效應(yīng)，這 個(gè)選項(xiàng)通常配合Cadence XcitePI的10 Model Extraction功能使用。安徽DDR3測試眼圖測試如何執(zhí)行DDR3的一致性測試？

走線阻抗/耦合檢查

走線阻抗/耦合檢查流程在PowerSI和SPEED2000中都有，流程也是一樣的。本例通過 Allegro Sigrity SI 啟動(dòng) Trace Impedance/Coupling Check,自動(dòng)調(diào)用 PowerSI 的流程。下面通過實(shí)例來介紹走線阻抗/耦合檢查的方法。

啟動(dòng) Allegro Sigrity SI,打開 DDR_Case_C。單擊菜單 AnalyzeTrace Impedance/Coupling Check,在彈出的 SPDLINK Xnet Selection 窗口 中單擊 OK 按鈕。整個(gè).brd 文件將被轉(zhuǎn)換成.spd文件，并自動(dòng)在PowerSI軟件界面中打開。

LPDDR2 (低功耗 DDR2) : LPDDR2 釆用 HSUL_12 接口，I/O 口工作電壓為 1.2V；時(shí) 鐘信號頻率為166?533MHz；數(shù)據(jù)和命令地址(CA)信號速率333?1066Mbps,并分別通過 差分選通信號和時(shí)鐘信號的雙沿釆樣；控制信號速率為166?533Mbps,通過時(shí)鐘信號上升沿 采樣；一般用于板載(Memory?down)設(shè)計(jì)，信號通常為點(diǎn)對點(diǎn)或樹形拓?fù)洌瑳]有ODT功能。

LPDDR3 0氐功耗DDR3) : LPDDR3同樣釆用HSUL_12接口，I/O 口工作電壓為1.2V； 時(shí)鐘信號頻率為667?1066MHz；數(shù)據(jù)和命令地址(CA)信號速率為1333?2133Mbps,分別 通過差分選通信號和時(shí)鐘信號的雙沿釆樣；控制信號速率為667?1066Mbps,通過時(shí)鐘上升 沿釆樣；一般用于板載設(shè)計(jì)，數(shù)據(jù)信號一般為點(diǎn)對點(diǎn)拓?fù)?，命令地址和控制信號一般也釆?Fly-by走線，有些情況下可以使用樹形走線；數(shù)據(jù)和選通信號支持ODT功能；也支持使用 Write Leveling功能調(diào)整時(shí)鐘和選通信號間的延時(shí)偏移。 如何監(jiān)控DDR3內(nèi)存模塊的溫度進(jìn)行一致性測試？

每個(gè) DDR 芯片獨(dú)享 DQS，DM 信號；四片 DDR 芯片共享 RAS#，CAS#，CS#，WE#控制信號?！DR 工作頻率為 133MHz?！DR 控制器選用 Xilinx 公司的 FPGA，型號為 XC2VP30_6FF1152C。得到這個(gè)設(shè)計(jì)需求之后，我們首先要進(jìn)行器件選型，然后根據(jù)所選的器件，準(zhǔn)備相關(guān)的設(shè)計(jì)資料。一般來講，對于經(jīng)過選型的器件，為了使用這個(gè)器件進(jìn)行相關(guān)設(shè)計(jì)，需要有如下資料。

· 器件數(shù)據(jù)手冊 Datasheet：這個(gè)是必須要有的。如果沒有器件手冊，是沒有辦法進(jìn)行設(shè)計(jì)的（一般經(jīng)過選型的器件，設(shè)計(jì)工程師一定會有數(shù)據(jù)手冊）。 DDR3一致性測試是否可以修復(fù)一致性問題？USB測試DDR3測試修理

如果DDR3一致性測試失敗，是否需要更換整組內(nèi)存模塊？USB測試DDR3測試修理

DDRhDDRl釆用SSTL_2接口，1/0 口工作電壓為2.5V；時(shí)鐘信號頻率為100?200MHz； 數(shù)據(jù)信號速率為200?400 Mbps,通過單端選通信號雙邊沿釆樣；地址/命令/控制信號速率為 100?200Mbps,通過時(shí)鐘信號上升沿采樣；信號走線都使用樹形拓?fù)洌瑳]有ODT功能。

DDR2： DDR2釆用SSTL_18接口，I/O 口工作電壓為1.8V；時(shí)鐘信號頻率為200? 400MHz；數(shù)據(jù)信號速率為400?800Mbps,在低速率下可選擇使用單端選通信號，但在高速 率時(shí)需使用差分選通信號以保證釆樣的準(zhǔn)確性；地址/命令/控制信號在每個(gè)時(shí)鐘上升沿釆樣的 情況下(1T模式)速率為200?400Mbps,在每個(gè)間隔時(shí)鐘上升沿釆樣的情況下(2T模式) 速率減半；信號走線也都使用樹形拓?fù)?，?shù)據(jù)和選通信號有ODT功能。 USB測試DDR3測試修理